

TRACER DEVICE


Publication number: JP2244235
Publication date: 1990-09-28
Inventor: TABATA KYOICHI
Applicant: NIPPON ELECTRIC CO
Classification:
- international: G06F11/28; G06F11/28; (IPC1-7): G06F11/28
- European:
Application number: JP19890063824 19890317
Priority number(s): JP19890063824 19890317

Report a data error here

Abstract of JP2244235

PURPOSE: To attain the effective application of a trace memory by detecting the continuation of the same trace data and counting the continuous frequency of the data to secure the correspondence between the trace data and the count value of the same trace data and to store the obtained correspondence into the trace memory.

CONSTITUTION: A coincidence detecting circuit 6 detects a control memory address 9 and the trace data 3 delayed by one cycle to the address 9. When the coincidence is detected between the address 9 and the data 3, a trace address 4 is updated by a trace address updating circuit 7. At the same time, the continuous coincidence frequency is counted by a counter circuit 5 and this count value is stored in the trace memories 1 and 2 with designation of the address 4. Thus the correspondence is secured between the continuous frequency of the same trace data and the trace data if the same trace data are continuous. Then the obtained correspondence is stored in both memories 1 and 2. Thus a small number of trace memories can be effectively used.



Data supplied from the esp@cenet database - Worldwide

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A) 平2-244235

⑬ Int. Cl.⁵
G 06 F 11/28

識別記号 庁内整理番号
3 1 0 B 7343--5B

⑭ 公開 平成2年(1990)9月28日

審査請求 未請求 請求項の数 1 (全3頁)

⑮ 発明の名称 トレーサ装置

⑯ 特 願 平1-63824

⑰ 出 願 平1(1989)3月17日

⑱ 発 明 者 田 畑 卓 一 東京都港区芝5丁目33番1号 日本電気株式会社内

⑲ 出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

⑳ 代 理 人 弁理士 山下 稔平

明 細 書

1. 発明の名称

トレーサ装置

2. 特許請求の範囲

トレースデータを時間軸でトレースするトレース装置において、同一トレースデータが連続していることを検出する検出手段と、同一トレースデータの連続回数をカウントする計数手段と、トレースデータと前記同一トレースデータのカウンタ値との対応を取ってトレースメモリに格納する格納手段とを有していることを特徴とするトレーサ装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、データ処理装置のトレーサ装置に関し、特に同一トレースデータが連続している場合のトレース制御を行なうトレーサ装置に関する。

〔従来の技術〕

従来、この種のトレーサ装置は、トレースデータを時間軸に従って毎回トレースメモリに格納し

ていた。

〔発明が解決しようとする課題〕

しかしながらトレースメモリは一般に小容量のものであるので、従来のトレース装置によってトレースデータを毎回トレースメモリに格納する場合には、トレースメモリの有効利用が図れないという欠点があった。

本発明はこのような従来の欠点を改善したもので、その目的は、トレースデータをトレースメモリに格納する際にトレースメモリを有効に利用することの可能なトレーサ装置を提供することにある。

〔課題を解決するための手段〕

本発明のトレーサ装置は、同一トレースデータが連続していることを検出する検出手段と、同一トレースデータの連続回数をカウントする計数手段と、トレースデータと同一トレースデータのカウンタ値との対応を取ってトレースメモリに格納する格納手段とを有している。

〔作用〕

検出手段で同一トレースデータが連続していることを検出すると、計数手段では同一トレースデータの連続回数をカウントする。格納手段は、トレースデータをカウント値との対応をとってトレースメモリに格納する。

【実施例】

次に、本発明について図面を参照して説明する。

第1図は本発明の一実施例の構成図である。

なお本実施例では、データ処理装置におけるマイクロプログラムの動作をトレースする場合について説明する。

第1図において、制御メモリ8には、マイクロプログラムが格納されており、制御メモリ8内のマイクロプログラムは、制御メモリアドレス9によって読み出され、所定の動作を行なうようになっている。

制御メモリアドレス9は、トレースデータとしてフエッチされ、トレースメモリ1, 2には、トレースデータとしてのアドレスがトレースされるようになっている。トレースメモリ1, 2のアド

レスは、トレーサアドレス4と、トレースアドレス更新回路7とによって順次更新され、これによって時間軸上のトレースが実現されるようになっている。

さらに本実施例では、制御メモリアドレス9と制御メモリアドレス9の1サイクル遅れのトレースデータ3との一致を検出する一致検出回路6と、同一トレースデータの連続回数をカウントするカウンタ回路5とが設けられている。

次にこのような構成のトレーサ装置の動作を説明する。

一般にマイクロプログラムの動作をトレースするにはマイクロプログラムの読み出しアドレスをトレースすることで実現できる。

第1図においてマイクロプログラムが格納されている制御メモリ8は、制御メモリアドレス9により読み出され所定の動作を行なっていく。そこで制御メモリアドレス9をトレースメモリ1, 2にトレースすることによりマイクロプログラムの動作がトレースできる。トレースメモリ1, 2の

アドレスはトレーサアドレス4とトレースアドレス更新回路7とで順次更新することにより時間軸上のトレースを実現する。

しかしながら制御メモリアドレス9は制御メモリ8の内容により同一データを示す場合が多々ある。例えばマイクロプログラム動作がアイドル状態になった場合、あるいは他制御部からの応答待ちを行なっている場合等がある。本実施例ではこの様な状態になった事を制御メモリアドレス9と制御メモリアドレス9の1サイクル遅れのトレースデータ3とを一致検出回路6により検出する。ここで一致を検出したならば、トレースアドレス更新回路7にかけるトレースアドレス4の更新をすると同時にカウンタ回路5により一致の連続回数のカウントを開始し、そのカウント値は、トレースアドレス4の指定によりトレースメモリ1, 2に格納される。これに対して一致検出回路により一致を検出しなければトレースアドレス4はトレースアドレス更新回路により更新される。同時にカウンタ回路5はクリアされる。

【発明の効果】

以上説明したように本発明によれば、同一トレースデータが連続している場合は、同一トレースデータの連続回数をトレースデータとの対応を取ってトレースメモリ上に格納するようにしているので、少ないトレースメモリを有効に利用できるという効果がある。

4. 図面の簡単な説明


第1図は本発明の一実施例である。

第1図において、

- 1, 2…トレースメモリ、3…トレースデータ、
- 4…トレーサアドレス、5…カウンタ回路、6…一致検出回路、7…トレーサアドレス更新回路、
- 8…制御メモリ、9…制御メモリアドレス。

平 雄 下 出 土 雄 八 雄 八

第 1 図



- | | |
|--------------------|----------------|
| 1 --- トレースメモリ | 2 --- トレースメモリ |
| 3 --- トレースデータ | 4 --- トレースアドレス |
| 5 --- カウンタ回路 | 6 --- 比較回路 |
| 7 --- トレースアドレス更新回路 | 8 --- 制御メモリ |
| 9 --- 制御メモリアドレス | |

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 02-244235

(43)Date of publication of application : 28.09.1990

(51)Int.Cl.

G06F 11/28

(21)Application number : 01-063824

(71)Applicant : NEC CORP

(22)Date of filing : 17.03.1989

(72)Inventor : TABATA KYOICHI

(54) TRACER DEVICE

(57)Abstract:

PURPOSE: To attain the effective application of a trace memory by detecting the continuation of the same trace data and counting the continuous frequency of the data to secure the correspondence between the trace data and the count value of the same trace data and to store the obtained correspondence into the trace memory.

CONSTITUTION: A coincidence detecting circuit 6 detects a control memory address 9 and the trace data 3 delayed by one cycle to the address 9. When the coincidence is detected between the address 9 and the data 3, a trace address 4 is updated by a trace address updating circuit 7. At the same time, the continuous coincidence frequency is counted by a counter circuit 5 and this count value is stored in the trace memories 1 and 2 with designation of the address 4. Thus the correspondence is secured between the continuous frequency of the same trace data and the trace data if the same trace data are continuous. Then the obtained correspondence is stored in both memories 1 and 2. Thus a small number of trace memories can be effectively used.

